

Messsysteme

Lektion 8: Digital-Analog-Wandler und Analog-Digital-Wandler

Stefan Bonerz

Gliederung und Lernziele

Gliederung:

- Aufbau und Funktion eines Digital-Analog-Wandlers
- R-2R Widerstandsnetzwerk: Funktion und Aufbau
- Berechnung der Ausgangsspannung eines Digital-Analog-Wandlers
- Funktion und Aufbau von Analog-Digital-Wandlern:
 - ▶ Flash-Wandler
 - ▶ SAR-Wandler
 - ▶ Wandler nach dem Zählprinzip
 - ▶ Zwei-Rampenumsetzer
- Effektive Bitanzahl (ENOB)
- Übungsaufgaben

Lernziele:

- Funktion und Aufbau eines Digital-Analog-Wandlers kennen und bestimmen.
- Verfahren zur Analog-Digital-Wandlung kennen.
- Quantisierungsfehler und ENOB berechnen können.
- Auslegen von Digital-Analogwandlern durchführen können.

Digital-Analog-Wandler und Analog-Digital-Wandler

Allgemeines

- Reale Sensorsignale (z.B. die Spannung eines Thermoelements oder das akustische Signal, welches mit einem Mikrophon aufgenommen wurde) sind analoger Art, d.h. **diese ändern sich kontinuierlich über die Zeit.**
- Digitale Signale bieten eine Vielzahl an Vorteilen:
 - ▶ Digitales Signalprocessing
 - ▶ Datenspeicherung
 - ▶ Einsatz von Computern
 - ▶ Robuste Datenübertragung
 - ▶ etc.

Ein ADU (Analog-Digital-Umsetzer) wird verwendet, um ein **analoges** Signal in ein **digitales Format** zu transferieren.


- Der **Rücktransformation** vom **digitalen Format** in den **analogen** Signalbereich ist somit auch erforderlich, z.B. die abgespeicherte Musik auf einer DVD muss für den Lautsprecher in ein analoges Spannungssignal umgeformt werden.

Ein DAU (Digital-Analog-Konverter) wird verwendet, um ein digitales Signal in ein analoges Signal zu transferieren.


Digital-Analog-Wandler und Analog-Digital-Wandler

Allgemeines

A/D Conversion




D/A Conversion



Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler




Bei einem 4-Bit-DAU mit den Eingängen S_0 , S_1 , S_2 und S_3 wird die Ausgangsspannung U_A bestimmt über:

$$U_A = K \cdot \left((S_3 2^3) + (S_2 2^2) + (S_1 2^1) + (S_0 2^0) \right)$$

Allgemein kann geschrieben werden:



$$U_A = K \sum_{k=0}^{N-1} S_k 2^k$$



Der Parameter K ist **proportional** zur Referenzspannung U_{ref} . Dieser Wert ist abhängig von der Wahl der DAU-Struktur, die bei der Umsetzung in einen integrierten Schaltkreis verwendet wurde.

Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler




Für den Fall, dass das digitale **Eingangsbit** S_k den Wert 1 besitzt, wird der Schalter A_k betätigt, so dass dieser auf den Wert U_{ref} geschaltet ist. Andernfalls wird dieser Knoten mit Masse verbunden. Die Knotenspannung U_k ergibt sich demnach zu:

$$U_k = S_k \cdot U_{ref}$$

Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler



Der **invertierende Eingang des OPV** liegt aufgrund seiner Beschaltung auf **virtueller Masse**.

$$I_k = \frac{U_{A_k}}{R_k} = \frac{S_k U_{ref}}{R_k}$$

Unter der Bedingung

$$R_k = 2^{N-1} \frac{R}{2^k}$$

ergibt sich


$$I = \frac{U_{ref}}{2^{N-1} R} \sum_{k=0}^{N-1} S_k \cdot 2^k$$

Für die Ausgangsspannung erhält man:

$$U_A = -R_f \cdot I = -U_{ref} \frac{R_f}{2^{N-1} R} \sum_{k=0}^{N-1} S_k \cdot 2^k$$

Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler



Der Maximalstrom aus der Referenzspannungsquelle U_{ref} ist gegeben, wenn das digitale Eingangssignal 1111 1111 beträgt.

$$\begin{aligned} 10mA &= \frac{U_{ref}}{R} + \frac{U_{ref}}{2R} + \dots + \frac{U_{ref}}{2^7 R} \\ &= \frac{1}{2^7} \frac{U_{ref}}{R} (2^0 + 2^1 + \dots + 2^7) \\ &= \frac{1}{2^7} \frac{U_{ref}}{R} (2^8 - 1) \\ &= \frac{255}{128} \frac{U_{ref}}{R} \end{aligned}$$


$$\rightarrow R_{min} = \frac{5V}{10mA} \cdot \frac{255}{128} = 966\Omega$$

Aufgabe:

Gegeben ist ein 8-bit DAU mit einer Referenzspannung $U_{ref} = 5V$. Bestimmen Sie den kleinsten Wert von R , der den Strom der Referenzspannung U_{ref} auf 10mA begrenzt.

Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler




$$U_A = -U_{ref} \frac{R_f}{2^{N-1}R} (S_7 2^7 + \dots + S_1 2^1 + S_0 2^0)$$
$$\rightarrow \Delta U_A = \frac{U_{ref}}{2^{N-1}} \frac{R_f}{R} = \frac{5V}{2^{(8-1)}} \cdot 1 = 0.0391V$$

Aufgabe:

Für den Fall, dass $R = R_f$ soll die Auflösung (also ΔU_A bestimmt werden, wenn sich der digitale Eingang von 0000 0000 auf 0000 0001 ändert) bestimmt werden.

Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler



Allgemein gilt:

$$U_A = -\frac{U_{ref}}{2^N - 1} \frac{R_f}{R} (S_7 2^7 + \dots + S_1 2^1 + S_0 2^0)$$

Die maximale Ausgangsspannung ergibt sich für den Fall, dass das digitale Eingangssignal 1111 1111 beträgt.


$$\begin{aligned} U_{A_{max}} &= -\frac{5V}{128} \cdot 1 \cdot (2^0 + 2^1 + \dots + 2^7) \\ &= -\frac{5V}{128} \cdot (2^8 - 1) = -5V \frac{255}{128} = -9.961V \end{aligned}$$

Aufgabe:

Bestimmen Sie für den Fall $R = R_f$ die maximale Ausgangsspannung $U_{A_{max}}$.

Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler



Allgemein gilt:

$$U_A = - \frac{U_{ref}}{2^{N-1}} \frac{R_f}{R} (S_7 2^7 + \dots + S_1 2^1 + S_0 2^0)$$

Damit ergibt sich:


$$\begin{aligned} U_A &= - \frac{5V}{128} \cdot 1 \cdot (2^7 + 2^5 + 2^3 + 2^2 + 2^0) \\ &= -5V \cdot \frac{173}{128} = -6.758V \end{aligned}$$

Aufgabe:

Bestimmen Sie für den Fall $R = R_f$ die Ausgangsspannung U_A bei einem digitalen Eingangssignal von 1010 1101.

Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler



Die Widerstände R_k sind maximal/minimal:

$$R_{k_{max}} = R_{k_0} (1 + 0.01) = 1.01 \cdot R_{k_0}$$

$$R_{k_{min}} = R_{k_0} (1 - 0.01) = 0.99 \cdot R_{k_0}$$

Ähnlich kann für den Rückkopplungswiderstand R_f angegeben werden:

$$R_{f_{max}} = R_{f_0} (1 + 0.01) = 1.01 \cdot R_{f_0}$$

$$R_{f_{min}} = R_{f_0} (1 - 0.01) = 0.99 \cdot R_{f_0}$$

Somit kann die Ausgangsspannung bestimmt werden:

$$\begin{aligned} U_{A_{max}} &= -U_{ref} \frac{255}{128} \cdot \frac{R_{f_{max}}}{R_{k_{min}}} \\ &= -5V \cdot \frac{255}{128} \cdot \frac{1.01}{0.99} = -10.162V \end{aligned}$$


$$\begin{aligned} U_{A_{min}} &= -U_{ref} \frac{255}{128} \cdot \frac{R_{f_{min}}}{R_{k_{max}}} \\ &= -5V \cdot \frac{255}{128} \cdot \frac{0.99}{1.01} = -9.764V \end{aligned}$$

Aufgabe:

Die Widerstände sind mit einer Toleranz von 1% spezifiziert. Bestimmen Sie die maximale und die minimale Ausgangsspannung, wenn für die Nominalwerte gilt: $R = R_f$ und das digitale Eingangssignal den Wert 1111 1111 besitzt.

Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler



Problematik:

Die Differenz der vorher berechneten maximalen und minimalen Ausgangsspannung des DAU bei einem digitalen Eingangssignal mit dem Wert 1111 1111 ergibt:

$$\Delta U_A = -10.162V - (-9.764V) \approx -0.4V$$

Dieser Wert ist **höher** als die Auflösung, die vorher mit $-0.039V$ berechnet wurde.


Lösung:

- 1 Die Differenz kann **verringert** werden, wenn Widerstände mit einer **kleineren** Toleranz verwendet werden. Problem ist hier die mikrotechnische IC-Herstellung, die diese Toleranz innerhalb einer entsprechenden Größe gewährleisten müsste. Dies ist technisch nur mit sehr hohem Aufwand und damit Kosten umsetzbar.
- 2 Die Verwendung eines **R-2R-Widerstandsnetzwerks**.


Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk

Der Knotenpunkt A_k wird auf das Potential U_{ref} gelegt, wenn das zugehörige Digitalsignal den Wert $S_k = 1$ besitzt. Andernfalls wird dieser Knoten auf Massepotential gesetzt.




Damit ergibt sich das Widerstandsnetzwerk zu:




Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk




Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk






Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk




Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk




Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk







Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk



Digital-Analog-Wandler und Analog-Digital-Wandler


Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk



$$R_{th} = R$$


Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_0 = 1$




Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_0 = 1$






Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_0 = 1$






Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_0 = 1$







Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_0 = 1$







Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_0 = 1$



Digital-Analog-Wandler und Analog-Digital-Wandler


Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_0 = 1$



$$U_{th} = \frac{U_{ref}}{16}$$


Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_1 = 1$




Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_1 = 1$






Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_1 = 1$






Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_1 = 1$







Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_1 = 1$







Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_1 = 1$



Digital-Analog-Wandler und Analog-Digital-Wandler


Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_1 = 1$



$$U_{th} = \frac{U_{ref}}{8}$$


Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_2 = 1$




Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_2 = 1$






Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_2 = 1$






Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_2 = 1$



Digital-Analog-Wandler und Analog-Digital-Wandler


Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_2 = 1$



$$U_{th} = \frac{U_{ref}}{4}$$


Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_3 = 1$




Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_3 = 1$





Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_3 = 1$



Digital-Analog-Wandler und Analog-Digital-Wandler


Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, Ausgangsspannung U_{th} für $S_3 = 1$



$$U_{th} = \frac{U_{ref}}{2}$$

Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler: R-2R-Widerstandsnetzwerk, R_{th} und U_{th}



Für den Ersatzwiderstand kann geschrieben werden:

$$R_{th} = R$$

Für die Ersatzspannungsquelle ergibt sich:


$$\begin{aligned} U_{th} &= U_{th}^{S_0} + U_{th}^{S_1} + U_{th}^{S_2} + U_{th}^{S_3} \\ &= \frac{U_{ref}}{16} (S_0 2^0 + S_1 2^1 + S_2 2^2 + S_3 2^3) \end{aligned}$$

Fazit:

Das R-2R Widerstandsnetzwerk kann zusammen mit einem Operationsverstärker für die Realisierung eines DAU verwendet werden.

Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler



Für den 4-bit DAU ergibt sich folgende Übertragungsfunktion:



$$U_A = -\frac{R_f}{R} U_{th} = -\frac{R_f}{R} \frac{U_{ref}}{16} (S_0 2^0 + S_1 2^1 + S_2 2^2 + S_3 2^3)$$

Allgemein gilt:

$$U_A = -\frac{R_f}{R} U_{th} = -\frac{R_f}{R} \frac{U_{ref}}{2^N} \sum_{k=0}^{N-1} S_k 2^k$$

Digital-Analog-Wandler und Analog-Digital-Wandler

Digital-Analog-Wandler



Ändert sich der digitale Eingangswert benötigt die Ausgangsspannung U_A eine gewisse **Einschwingzeit** (settling time), um den neuen Ausgangswert einzustellen.


Diese Einschwingzeit wird bestimmt durch Streukapazitäten und Ansprechzeitverzögerungen bei Schalttransistoren.

Je nach eingesetztem DAU beträgt die Einschwingzeit beispielsweise 500ns bei Einschwingen auf 0.2% vom Endwert.

Digital-Analog-Wandler und Analog-Digital-Wandler

Überblick Technologie


Auflösung in bits



Abtastrate (rate) in Hz

Digital-Analog-Wandler und Analog-Digital-Wandler

Analog-Digital-Wandler



- Befindet sich die analoge Eingangsspannung U_A im Intervall zwischen $U_{ref}^{(k)} < U_A < U_{ref}^{(k+1)}$ ergibt sich die resultierende Binärzahl aus dem Integerwert von k .

Beispiel:



Die Eingangsspannung beträgt $U_A = U_A'$. Damit ergibt sich der digitale Ausgangswert zu 011.

- Jedes Spannungsintervall (für die Digitalbereiche 000, 001,...) wird auch als **bin** (Tonne, Behälter u.ä.) bezeichnet.
- Ein N-Bit ADU besitzt somit 2^N bins

Digital-Analog-Wandler und Analog-Digital-Wandler


Analog-Digital-Wandler

3-Bit ADU




Die Grundidee eines ADU ist sehr einfach:

- 1 Erzeuge die Referenzspannungen $U_{ref}^{(1)}$, $U_{ref}^{(2)}$...
- 2 Vergleiche die Eingangsspannung U_A mit jeder Referenzspannung $U_{ref}^{(k)}$ um den BIN herauszufiltern, der zum Eingangsspannungssignal passt.
- 3 Liegt U_A im BIN-Intervall k (d.h. $U_{ref}^{(k)} < U_A < U_{ref}^{(k+1)}$), wandle die Dezimalzahl k in eine Binärzahl.



Digital-Analog-Wandler und Analog-Digital-Wandler

Analog-Digital-Wandler: Flash-Wandler



In der Praxis ist die **linke** Darstellung zeitlich unbestimmt: Ändert sich die analoge Eingangsspannung, kann es vorkommen, dass sich die Komparatorausgänge ($C_0, C_1 \dots$) **nicht zum gleichen Zeitpunkt** im **eingeschwungenen Zustand** befinden.


Damit würde der digitale Ausgang vom Beobachtungszeitpunkt abhängen !

Die Lösung besteht in der **Hinzunahme von D-Flipflops:**

Damit ist die Zeit zwischen einer Änderung der analogen Eingangsspannung und der steigenden CLK-Flanke sehr kurz, so dass die Komparatorausgänge sich bereits im eingeschwungenen Zustand befinden, bevor der Komparatorausgangszustand **gespeichert** wird.

Digital-Analog-Wandler und Analog-Digital-Wandler

Analog-Digital-Wandler: Flash-Wandler





Parallel-(Flash-) ADU:

- Beim Parallel- (oder Flash-) Analog-Digital-Wandler erfolgt die Konvertierung des analogen Wertes **parallel**, wenn **allen** Komparatoren **dieselbe** analoge Eingangsspannung zugeordnet ist.
- Die **Konvertierungs- oder Wandlungszeit** hängt nur vom Einschwingverhalten der Komparatoren ab.
- Kommerziell verfügbare Parallel- (oder Flash-) ADUs arbeiten mit einer Samplingrate von 500 MSPS und höher.
- 2^N Komparatoren sind für einen N-bit ADU notwendig. Daher ist typischerweise die Auflösung auf 8-Bit begrenzt.

Digital-Analog-Wandler und Analog-Digital-Wandler


Analog-Digital-Wandler: Sampling eines Eingangssignals



- Ein Analog-Digital-Umsatzer arbeitet **typischerweise** mit einer **vorgeschalteten** Samplingstufe (bzw. Sample- und Hold-Stufe)
- Diese Sample- und Hold-Stufe tastet das Eingangssignal U_A in konstanten Zeitintervallen T_{clk} ab.
- Geht das digitale CLK -Signal auf High-Pegel, so wird der Schalter S (z.B. CMOS-Transistor) geschlossen und die Kapazität C wird geladen, d.h. die Spannung an der Kapazität folgt dem Eingangsspannungssignal U_A . Schaltet das CLK -Signal auf Low-Pegel, wird der Schalter S geöffnet und damit hält die Kapazität den Spannungswert, der sich zum Zeitpunkt des Schließens an der Kapazität einstellt.

Digital-Analog-Wandler und Analog-Digital-Wandler

Analog-Digital-Wandler: Prinzip der Approximation




Die Funktion eines 4-Bit-Analog-Digital-Wandlers nach dem Prinzip der Approximation folgt nachfolgendem Algorithmus:

1. Starte mit dem Digitalwert $D_3 D_2 D_1 D_0 = 0000$, Setze die Zählervariable auf den Wert $i = 3$
2. Setze $D_i = 1$ (= MSB), belasse die anderen Bit-Werte unverändert.
3. Wenn $U_{DAC} > U_A$, setze $D_i = 0$, ansonsten belasse $D_i = 1$.
4. $i = i - 1$. Fahre mit Schritt 1 fort, bis $i = 0$.

Nach 4 Schritten ergibt sich der digitale Ausgangswert $D_3 D_2 D_1 D_0$.


Digital-Analog-Wandler und Analog-Digital-Wandler

Analog-Digital-Wandler: Prinzip der Approximation



Hinweis:


$$k \sim U_{ref}$$



Nach dem 5. Schritt ist klar, dass die Eingangsspannung U_A dem digitalen Wert 10110 entspricht.

Digital-Analog-Wandler und Analog-Digital-Wandler



Analog-Digital-Wandler: Wandler nach dem Prinzip der Sukzessiven Approximation



- Jeder Schritt (Setzen der Ausgangsbits des SAR und Vergleich der Eingangsspannung U_A mit U_{DAC}) erfolgt in **einem** Taktzyklus. Damit beträgt die Wandlungszeit genau N Taktzyklen unabhängig von der Eingangsspannung U_A .
- SAR-ADUs besitzen intern eine Sample- und Hold-Stufe. Kommerziell verfügbare Bausteine besitzen eine Auflösung von 8- bis 16-bit bei einer Wandlungszeit im Bereich von μsec .

Digital-Analog-Wandler und Analog-Digital-Wandler



Analog-Digital-Wandler: Wandler nach dem Zählprinzip



- Das START-Signal setzt den Zähler auf NULL. Damit beginnt der Zählzyklus, so dass mit jedem CLOCK-Impuls die Ausgangsspannung V_{DAU} um ein Bit erhöht wird.
- Erreicht die Spannung V_{DAU} die Ausgangsspannung V_A , wird der Komparatorausgang NULL und die Zählung wird beendet.
- Die Wandlung nach dem Zählprinzip ist somit sehr einfach, die Wandlungszeit hängt jedoch von der Amplitude der Spannung U_A ab. (im ungünstigsten Fall beträgt diese 2^N CLK-Takte)

Digital-Analog-Wandler und Analog-Digital-Wandler


Analog-Digital-Wandler: Wandler nach dem Tracking-Zählprinzip




- Der Zähler erhöht den Zählerstand, wenn $U_{DAU} < U_A$. Ansonsten wird dieser erniedrigt.
- Ändert sich die Eingangsspannung U_A , muss der Zähler nicht von NULL beginnen, sondern wird vom aktuellen Zählerstand aus ermittelt. Damit reduziert sich die Wandlungszeit.
- Tracking-ADUs werden vorwiegend in low-cost Applikationen eingesetzt, in denen die Abtastrate niedrig sein kann, beispielsweise in Kombination mit Temperatursensoren oder Dehnungsmessstreifen.

Digital-Analog-Wandler und Analog-Digital-Wandler

Analog-Digital-Wandler: Wandler nach dem Zwei-Rampenprinzip (dual slope)



$$U_{out} = -\frac{1}{RC} \int U_A dt$$




- Zum Zeitpunkt $t = 0$: Löschen der Ladung auf dem Kondensator. Damit wird die Ausgangsspannung $U_{out} = 0$.
- Integration der Eingangsspannung U_A in einem festen Zeitbereich (die Spannung, die konvertiert werden soll, ist positiv. Die Ausgangsspannung des invertierenden Integrators negativ).
- Zum Zeitpunkt $t = T_1$: Die Ausgangsspannung des Integrators erreicht die Spannung $-U_1 = -U_A \frac{T_1}{RC}$.
- Durch Umschalten des Eingangs auf den Pegel U_{ref} (die Referenzspannung U_{ref} ist negativ. Zudem gilt $|U_{ref}| > U_A$) wird durch Integration die Ausgangsspannung U_{out} positiver und erreicht den Spannungswert 0V.
- Die gemessene Spannung ergibt sich aus der Zeitspanne T_2 :

$$U_1 = U_A \frac{T_1}{RC} = |U_{ref}| \frac{T_2}{RC} \rightarrow T_2 = T_1 \frac{U_A}{|U_{ref}|}$$


- Der Digitalwert ergibt sich unter Verwendung eines Zählers, der im Zeitbereich T_2 aktiv ist.

Digital-Analog-Wandler und Analog-Digital-Wandler

Analog-Digital-Wandler: Wandler nach dem Zwei-Rampenprinzip (dual slope)




- Zum Zeitpunkt $t = 0$: Zurücksetzen des Zählerwertes auf NULL. SPDT- Schalter in Position A.
- Zählerstand wird kontinuierlich erhöht bis zum Wert 2^N . Dadurch wird das Überlauf-Bit gesetzt (=1) und der SPDT-Schalter wird auf Position B gelegt. Die Zeitspanne T_1 ergibt sich zu $T_1 = 2^N \cdot T_{clk}$.
- Der Zählerwert wird kontinuierlich verringert und beendet, wenn die Ausgangsspannung U_{out} den Spannungswert 0V erreicht. Der dann erreichte Zählerstand bestimmt die Zeitspanne T_2 als Digitalwert.



Digital-Analog-Wandler und Analog-Digital-Wandler

Kenngrößen: SNR beim ADC: Bestimmung des Effektivwertes einer Sinusfunktion



- N: Anzahl Bit des ADC
- Δ : Auflösung des ADC in Volt



Für die Charakterisierung von Analog-Digital-Umsetzern werden sinoidale Eingangssignale verwendet.

Für die **allgemeine** Bestimmung eines Signal-zu-Rauschverhältnisses werden der Effektivwert eines sinoidalen Signals mit dem Rauschsignal (beide Signale beispielsweise am Ausgang eines OPV) ins Verhältnis gesetzt.

$$\begin{aligned}x_{\sin_{eff}}^2 &= \frac{1}{T} \int_0^T (2^{N-1}\Delta \sin(t))^2 dt \\&= \frac{2^{2N}\Delta^2}{4T} \int_0^T (\sin(t))^2 dt \\&= \frac{2^{2N}\Delta^2}{4T} \left[\frac{1}{2}t - \frac{1}{2}\sin(t)\cos(t) \right]_0^T \\&= \frac{2^{2N}\Delta^2}{4 \cdot 2} \\&\rightarrow x_{\sin_{eff}} = \frac{2^N\Delta}{2\sqrt{2}}\end{aligned}$$

Digital-Analog-Wandler und Analog-Digital-Wandler

Kenngrößen: SNR beim ADC: Bestimmung des Quantisierungsrauschens





Bestimmung des Quantisierungsrauschens:

$$\begin{aligned}
 x_{noise_{eff}}^2 &= \frac{1}{T} \int_0^T x(t)^2 dt \\
 &= \int_{0.5}^{1.5} [\Delta(-t + 1)]^2 dt \\
 &= \Delta^2 \int_{0.5}^{1.5} (1 - 2t + t^2) dt \\
 &= \Delta^2 \left[t - t^2 + \frac{t^3}{3} \right]_{0.5}^{1.5} \\
 &= \frac{\Delta^2}{12} \rightarrow x_{noise_{eff}} = \frac{\Delta}{\sqrt{12}} = \frac{\Delta}{2\sqrt{3}}
 \end{aligned}$$

Digital-Analog-Wandler und Analog-Digital-Wandler

Kenngößen: SNR beim ADC



Bestimmung des Signal- zu Rauschverhältnisses:

$$\begin{aligned} SNR[dB] &= 10 \cdot \log \frac{x_{sin_{eff}}^2}{x_{noise_{eff}}^2} = 10 \cdot \log \left(\frac{x_{sin_{eff}}}{x_{noise_{eff}}} \right)^2 \\ &= 20 \cdot \log \left(\frac{x_{sin_{eff}}}{x_{noise_{eff}}} \right) \\ &= 20 \cdot \log \frac{\frac{2^N \Delta}{2\sqrt{2}}}{\frac{\Delta}{\sqrt{12}}} \\ &= 20 \cdot \log \frac{2^N}{2\sqrt{2}} \sqrt{12} \\ &= 20 \cdot N \cdot \log(2) + 20 \cdot \log\left(\frac{1}{2} \sqrt{6}\right) \\ &= 6.02 \cdot N + 1.76 \end{aligned}$$

$$SNR[dB] = 6.02 \cdot N + 1.76$$

Digital-Analog-Wandler und Analog-Digital-Wandler

Kenngößen: Effektive Bitanzahl (ENOB)



ADC3661, ADC3662, ADC3663
SBAS591B – FEBRUARY 2021 – REVISED SEPTEMBER 2022

ADC366x 16-Bit, 0.5-MSPS to 65-MSPS, Low-Noise, Low Power, Dual-Channel ADC

1 Features

- 16-Bit 10-MSPS, 25-MSPS, or 65-MSPS ADCs
- Noise floor: -158 dBFS/Hz
- Low power consumption: 53 mW/ch (10 MSPS) to 94 mW/ch (65 MSPS)
- Latency: 1 cycle (1-wire SLVDS)
- Specified 16-bit, no missing codes
- INL: ± 3 LSB; DNL: ± 0.7 LSB
- Reference: external or internal
- Input bandwidth: 900 MHz (3 dB)
- Industrial temperature range: -40°C to $+105^{\circ}\text{C}$
- On-chip digital filter (optional)
 - Decimation by 2, 4, 8, 16, 32
 - 32-bit NCO
- Serial LVDS digital interface (2-, 1- and 1/2-wire)
- Small footprint: 40-WQFN ($5\text{ mm} \times 5\text{ mm}$) package
- Spectral performance ($f_{\text{IN}} = 10$ MHz):
 - SNR: 81.9 dBFS
 - SFDR: 92-dBc HD2, HD3
 - SFDR: 99-dBFS worst spur

2 Applications

- High-speed data acquisition
- Industrial monitoring
- Software defined radio
- Power quality analyzer
- Source measurement unit (SMU)
- Communications infrastructure
- Spectrum analyzer
- Control loops
- Instrumentation
- Imaging
- Spectroscopy
- Radar
- Sonar

3 Description

The ADC3661, ADC3662, and ADC3663 (ADC366x) family of devices are low-noise, ultra-low power, 16-bit, 10-MSPS to 65-MSPS, high-speed, dual-channel, analog-to-digital converters (ADCs). Designed for low noise performance, these devices deliver a noise spectral density of -158 dBFS/Hz combined with great linearity and dynamic range. The ADC366x offers good dc precision together with IF sampling support making these devices suitable for a wide range of applications. High-speed control loops benefit from the short latency as low as only 1 clock cycle. The ADC consumes only 94 mW/ch at 65 MSPS and power consumption that scales well with lower sampling rates.

The ADC366x uses a serial LVDS (SLVDS) interface to output the data. The devices support a two-lane, a one-lane and a half-lane option. These devices are a pin-to-pin compatible family with 16-bit and 18-bit resolution and different speed grades. The devices come in a 40-pin QFN package ($5\text{ mm} \times 5\text{ mm}$), and supports the extended industrial temperature range of -40°C to $+105^{\circ}\text{C}$.


Package Information

PART NUMBER	PACKAGE ¹	BODY SIZE (NOM)
ADC366x	WQFN (40)	5.00×5.00 mm

(1) For all available packages, see the orderable addendum at the end of the data sheet.

Table 3-1. Device Comparison

PART NUMBER	RESOLUTION	SAMPLING RATE
ADC3661	16 BIT	10 MSPS
ADC3662	16 BIT	25 MSPS
ADC3663	16 BIT	65 MSPS
ADC3664	14 BIT	125 MSPS



Simplified Block Diagram



ADC3661, ADC3662, ADC3663
SBAS591B – FEBRUARY 2021 – REVISED SEPTEMBER 2022

6.7 Electrical Characteristics - AC Specifications

Typical values are over the operating free-air temperature range, at $T_A = 25^{\circ}\text{C}$, full temperature range is $T_{\text{MIN}} = -40^{\circ}\text{C}$ to $T_{\text{MAX}} = 105^{\circ}\text{C}$, ADC sampling rate = $10\text{-}65$ MSPS, external reference, 50% clock duty cycle, $\text{AVDD} = \text{IOVDD} = 1.8\text{ V}$, external 1.6 V reference, and -1-dBFS differential input, unless otherwise noted

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
ADC3661: 10 MSPS						
NSD	Noise Spectral Density	No input signal		-150.0		dBFS/Hz
		$f_{IN} = 1.1$ MHz		82.0		
SNR	Signal to noise ratio	$f_{IN} = 4.0$ MHz	80.5	82.0		dBFS
		$f_{IN} = 9.0$ MHz		81.9		
		$f_{IN} = 1.1$ MHz		81.8		
SINAD	Signal to noise and distortion ratio	$f_{IN} = 4.0$ MHz	80.0	81.8		dBFS
		$f_{IN} = 9.0$ MHz		81.7		
		$f_{IN} = 1.1$ MHz		13.3		
ENOB	Effective number of bits	$f_{IN} = 4.0$ MHz	13.0	13.3		bit
		$f_{IN} = 9.0$ MHz		13.3		
		$f_{IN} = 1.1$ MHz		13.3		
THD	Total Harmonic Distortion (First five harmonics)	$f_{IN} = 1.1$ MHz		87		dBc
		$f_{IN} = 4.0$ MHz		81		
		$f_{IN} = 9.0$ MHz		91		
SFDR	Spur free dynamic range including second and third harmonic distortion	$f_{IN} = 1.1$ MHz		88		dBc
		$f_{IN} = 4.0$ MHz		81		
		$f_{IN} = 9.0$ MHz		92		
Non HD2,3	Spur free dynamic range (excluding HD2 and HD3)	$f_{IN} = 1.1$ MHz		101		dBFS
		$f_{IN} = 4.0$ MHz		91		
		$f_{IN} = 9.0$ MHz		99		
IMD3	Two tone inter-modulation distortion	$f_1 = 3$ MHz, $f_2 = 4$ MHz, $A_{IN} = -7$ dBFS/1 lane		89		dBc

$$\text{ENOB}[\text{bit}] = \frac{\text{SNR}[\text{dB}] - 1.76}{6.02}$$

Übungsaufgabe (I)

DAC mit Stromausgang

Aufgabe:

Ein 5-bit DAC besitzt einen Stromausgang. Bei dem Digitalwert 10100 liefert dieser einen Strom von 10mA. Bestimme den Ausgangsstrom bei einem Digitalwert 11101 am Eingang.

Der Digitalwert 10100 entspricht einem Dezimalwert von 20.

Dieser führt zu einem Strom von 10mA.


Die Empfindlichkeit kann damit zu $\frac{10mA}{20} = 0.5mA$ angegeben werden.

Der Digitalwert 11101 entspricht einem Dezimalwert von 29.

Damit ergibt sich ein Ausgangsstrom
 $I = 0.5 \cdot 29 = 14.5mA$

Übungsausgabe (II)

ADC nach dem Zählprinzip



Ein 10-bit DAC besitzt $2^N - 1 = 1023$ Stufen. Somit ergibt sich pro Stufe eine Spannungserhöhung von:

$$\frac{10.23V}{1023} = 10mV$$

Für eine Ausgangsspannung von $U_{DAU} = 3.728V$ sind folglich

$$\frac{3.728V}{10mV} = 372.8 \approx 373$$

Schritte erforderlich.

Die Taktfrequenz von 1 MHz entspricht einer Taktrate von $1\mu s$. Damit ergibt sich für 373 Schritte eine Wandlungszeit von $373\mu s$.

Aufgabe:

Gegeben ist ein ADC nach dem Zählprinzip mit einer Taktfrequenz von 1 MHz. Der integrierte DAC (N-Bit D/A-Wandler) besitzt eine maximale Ausgangsspannung von 10.23V bei 10 bit.

- Bestimme den entsprechenden Digitalwert für die Ausgangsspannung $U_{DAU} = 3.728V$.
- Die dafür erforderliche Wandlungszeit.

Übungsaufgabe (III)

Effektive Bitanzahl

Aufgabe:

Sie haben laut Datenblatt einen 12-Bit-ADU gekauft und messen bei einer maximalen sinusförmigen Aussteuerung einen $SNR = 65 \text{ dB}$. Welchen SNR-Wert würde ein 12-Bit-ADU im Idealfall bringen? Wie viele effektive Bits haben sie wirklich bekommen?

Laut Angabe wurde für den 12-Bit-ADU ein $SNR_{mess} = 65 \text{ dB}$ gemessen. Im Idealfall hätte der ADU $n = 12$ Bit einen SNR-Wert von:

$$\begin{aligned} SNR &= (6.02n + 1.076) \text{ dB} \\ &= (6.02 \cdot 12 + 1.076) \text{ dB} \\ &= 73.3 \text{ dB} \end{aligned}$$

Der gemessene SNR-Wert von 65 dB ist kleiner als der ideale Wert von 73.3 dB.

$$\begin{aligned} n_{eff} &= \frac{SNR_{mess} / \text{dB} - 1.076}{6.02} \\ &= \frac{65 - 1.076}{6.02} = 10.6 \end{aligned}$$

Sie haben also einen ADU mit 10.6 effektiven Bits.

Übungsaufgabe (IV)

Fehlerrechnung bei einem DAC

Aufgabe:

Ein 8-bit DAC besitzt einen maximalen Ausgangsstrom von 2mA. Im Datenblatt wird der Gesamtfehler des DAC mit $\pm 0.5\%$ F.S. (Full Scale) angegeben. Bestimme den Fehler des Ausgangsstromes bei einem Digitalwert von 10000000.

Bei einem 8-bit DAC sind $2^8 - 1 = 255$ Schritte möglich. Die Schrittweite beträgt

$$\frac{2mA}{255} = 7.84\mu A$$

Der Digitalwert 10000000 entspricht einem Dezimalwert von 128. Somit berechnet sich der Ausgangsstrom zu:

$$7.84\mu A \cdot 128 = 1004\mu A$$

Der Fehler ist mit $\pm 0.5\%$ F.S. angegeben. Bei einem maximalen Ausgangsstrom von 2mA ergibt sich somit:

$$\pm 0.5\% \cdot 2mA = \pm 10\mu A.$$

Damit liegt der Ausgangsstrom für den Digitalwert 10000000 im Bereich von $(1004 \pm 10)\mu A$.

Hausaufgabe (I)

DAC mit Spannungsausgang

Aufgabe:

Bestimme die höchste Ausgangsspannung für einen 8-bit DAC. Die Ausgangsspannung für den Digitalwert 00110010 beträgt 1.0V.

Der Dezimalwert für den binären Eingangswert 00110010 beträgt 50.

Damit ergibt sich die Empfindlichkeit zu $\frac{1V}{50} = 20mV$.

Der Digitalwert 11111111 entspricht einem Dezimalwert von 255.

Damit ergibt sich eine maximale Ausgangsspannung von $U = 255 \cdot 20mV = 5.1V$

Hausaufgabe (II)

Digital-Analog-Umsetzers mit R-2R-Netzwerk

Digital-Analog-Umsetzer (DAU) mit einem R-2R-Widerstandsnetzwerk sind als Standardumsetzer weit verbreitet.

Ein solcher DAU arbeitet intern mit einem i/ u-Verstärker, der die Stromsummation realisiert und die analoge Ausgangsspannung U_a liefert.

Es gelten die folgenden Zahlenwerte: Referenzspannung $U_{ref} = 10V$, maximal belastbar mit einem Strom von 1mA, Übersetzung des i/ u-Verstärkers: $|k| = 1,0 V / 0,1 mA$.

Aufgabe:


- 1 Skizzieren Sie einen 2-Bit DAU, bestehend aus einer Referenzspannungsquelle U_{ref} , einen R/2R-Widerstandsnetzwerk und einem i/ u-Verstärker.
- 2 Dimensionieren Sie alle Widerstände des DAU.
- 3 Welche Ausgangsspannung U_a liefert der DAU bei den einzelnen digitalen Eingangswerten? Welcher minimale und welcher maximale U_a -Wert sind möglich?

Hausaufgabe (II)

Digital-Analog-Umsetzers mit R-2R-Netzwerk

Lösung 1:

Die Abbildung zeigt eine Skizze des 2-Bit-DAU mit Kettenleiter.



Lösung 2:

$$R = \frac{U_{ref}}{I_{ref}} = \frac{10V}{1mA} = 10k\Omega$$

Ferner gilt für den idealen i/u-Verstärker:

$$k = \frac{U_a}{I_e} = -R_g \Rightarrow R_g = |k| = \frac{1.0V}{0.1mA} = 10k\Omega$$

Lösung 3:

Für $D = 2^0 = 1$ beträgt der Strom I_e :

$$I_e = \frac{U_{ref}}{2} \cdot \frac{1}{2R} = \frac{U_{ref}}{4R} = \frac{10V}{40k\Omega} = 0.25mA$$

woraus die folgende Ausgangsspannung resultiert:

$$U_a = I_e R_g = 0.25mA \cdot 10k\Omega = 2.5V$$

Analog erhält man für $D = 2^1 = 2$ die Ausgangsspannung:

$$U_a = I_e R_g = \frac{U_{ref}}{2R} \cdot R_g = \frac{10V}{2 \cdot 10k\Omega} \cdot 10k\Omega = 5V$$

Die kleinste Ausgangsspannung ist $U_a = 0V$; die größte darstellbare Spannung beträgt $U_a = 2.5V + 5V = 7.5V$